2026 年 2 月 10 日，EDA 大廠 Cadence 發表 ChipStack AI Super Agent，定位為「全球第一個以代理式 AI 自動化晶片設計與驗證的工作流」。Reuters 同日報導，它瞄準晶片設計流程的瓶頸，部分工作可加速 10 倍。產品已開放 early access，Altera、NVIDIA、Qualcomm 與 Tenstorrent 在早期部署名單上。
重點在於：agent 軟體正式打進最硬核的垂直領域。寫 RTL、建 testbench、跑迴歸測試這些錯誤成本極高的工作，第一次有了交給代理自主執行的商業化產品。
十倍加速涵蓋哪些工作
Cadence 的「生產力提升 10 倍」有明確範圍：為設計與 testbench 編寫程式碼、建立測試計畫、調度迴歸測試，以及除錯並自動修復問題。
換成 agent 的語言，這是一次把代理塞進生成、執行、觀察、修正四個環節。它不是補全程式碼的助理，而是編排多個「虛擬工程師」、直接交出設計與驗證結果的系統；SiliconANGLE 形容它要改寫工程師自動化設計的方式。
CEO Anirudh Devgan 稱這是「design-for-AI 與 AI-for-design 策略」的延伸：代理自主呼叫 Cadence 的底層 EDA 工具，而這些工具已用在當今最先進的 AI 系統設計上。
怎麼編排 EDA 工具鏈
Super Agent 掛在 Cadence 既有的 AI 資產上：與 Verisium 驗證平台整合，用 Cerebrus Intelligent Chip Explorer 做智慧優化，透過 JedAI 資料與 AI 平台共用資料。官方數字：這些 AI 方案已用在超過 1,000 次 tapeout。
這是理解垂直代理的關鍵。模型寫出的 RTL 為什麼能信？因為它跑在真實的驗證工具鏈上，結果由形式驗證把關。自主性來自閉環：生成、驗證、修復在同一系統完成，而非丟給外部工具再人工檢查。
模型層：雲端與地端並行
模型不綁死。ChipStack 支援雲端與地端（on-prem）的前沿模型，包括可用 NVIDIA NeMo 客製化的開放 Nemotron 模型，以及 OpenAI GPT 等雲端模型。
這對晶片業不是小細節：設計中的 RTL 是最敏感的智財，能否在自家機房跑 agent，決定它能否進入正式流程。Tenstorrent 就在自家硬體上做地端推理。
早期客戶回報的數字
- Altera：工程資深總監 Arvind Vidyarthi 稱部分領域的驗證工作量降低約 10 倍
- Tenstorrent：三個月評估、三個關鍵設計區塊，驗證時間最多縮短 4 倍
- NVIDIA：Timothy Costa 提到 Mental Models 與自動化形式測試計畫生成，搭配 NVIDIA 加速運算
- Qualcomm：工程副總裁 Paul Penzes 稱正為廣大用戶群評估，結果「令人鼓舞」
10 倍是官方上限、4 倍是 Tenstorrent 的實測，落差來自分母——你原本用的是哪種流程。
對開發者與產品團隊的意義
研發副總裁 Paul Cunningham 講得很白：業界面臨「資深工程人才短缺」。晶片複雜度上升、AI 又推高晶片需求，人力跟不上，自動化從選配變必選。
兩個訊號。第一，垂直代理的護城河在工具鏈整合而非模型能力——1,000 次 tapeout 的經驗與驗證平台才是客戶買單的原因。第二，代理進入高敏感產業後，地端推理需求會跟著長，模型選擇的彈性正從加分變成採購前提。
參考來源
- Cadence Unleashes ChipStack AI Super Agent — Cadence
- Cadence introduces an AI agent to speed up computer chip design — Reuters
- Cadence announces ChipStack ‘Super Agent’ system for chip design verification — SiliconANGLE
本文由 AI 協助自上述來源整理，經人工審核後發布。