摘要： Cadence 在 2026 年 2 月 10 日推出 ChipStack AI Super Agent，用代理工作流處理 RTL/testbench 撰寫、測試計畫、迴歸調度、除錯與自動修復。Altera、NVIDIA、Qualcomm 與 Tenstorrent 進入早期部署；Altera 稱部分驗證工作減少約 10 倍，Tenstorrent 的驗證時間最多縮減 4 倍。產品支援雲端與地端前沿模型，以配合開發中 RTL 的機密性。
2026 年 2 月 10 日，EDA 龍頭 Cadence 推出 ChipStack AI Super Agent，並以「全球第一個以代理式 AI 自動化晶片設計與驗證的工作流」自我定位。Reuters 當天的報導指出，這套產品對準的是晶片設計流程長年存在的瓶頸，部分工作速度可提升 10 倍。目前產品以 early access 形式開放，Altera、NVIDIA、Qualcomm 與 Tenstorrent 都列入早期部署名單。
值得注意的是：agent 軟體這回踏進了最硬核的垂直領域。撰寫 RTL、搭建 testbench、執行迴歸測試——這些一旦出錯、代價極高的專業工作——頭一次出現了能交給代理自主運轉的商業化產品。
「提升 10 倍」的實際範圍
官方所稱的「生產力提升 10 倍」並非泛泛之詞，而是畫出了清楚邊界：替設計與 testbench 撰寫程式碼、擬定測試計畫、安排迴歸測試的調度，以及找出問題並自動修復。
用 agent 的角度拆解，這等於一次把代理部署到生成、執行、觀察、修正四個階段。它的定位不是幫工程師補完程式碼的助手，而是一套會調度多名「虛擬工程師」、最終直接交出設計與驗證成果的系統；SiliconANGLE 的報導也點出，這套系統意在改變工程師自動化晶片設計的方式。
Cadence 執行長 Anirudh Devgan 將這項產品視為「design-for-AI 與 AI-for-design 策略」的延續：代理自主呼叫 Cadence 位於底層的 EDA 工具，而當今最先進的 AI 系統，正是用這批工具設計出來的。
EDA 工具鏈怎麼被串起來
Super Agent 架在 Cadence 既有的 AI 資產上：一端與 Verisium 驗證平台整合，智慧優化交給 Cerebrus Intelligent Chip Explorer，資料則透過 JedAI 資料與 AI 平台互通。官方數據顯示，這些 AI 方案至今已支援超過 1,000 次 tapeout。
要看懂垂直代理，這裡才是關鍵。模型產出的 RTL 憑什麼可信？因為它跑在真實的驗證工具鏈上，結果全程由形式驗證把關。而它稱得上自主，原因在於閉環——生成、驗證、修復都在同一套系統內完成，而不是拋給外部工具後再靠人工檢查。
模型層：雲端與地端雙軌
在模型這一層，Cadence 沒有把人綁死：ChipStack 同時支援雲端與地端（on-prem）的前沿模型，包括可透過 NVIDIA NeMo 客製化的開放 Nemotron 模型，以及 OpenAI GPT 等雲端模型。
對晶片業來說，這點舉足輕重：開發中的 RTL 屬於最敏感的智財，agent 能不能留在自家機房運行，直接決定它能否進入正式流程。Tenstorrent 的做法，就是在自家硬體上執行地端推理。
早期客戶的實測數據
- Altera：工程資深總監 Arvind Vidyarthi 表示，部分領域的驗證工作量減少約 10 倍
- Tenstorrent：以三個月評估三個關鍵設計區塊，驗證時間最多縮減 4 倍
- NVIDIA：Timothy Costa 點出 Mental Models 與自動化的形式測試計畫生成，並結合 NVIDIA 加速運算
- Qualcomm：工程副總裁 Paul Penzes 說明正為廣大用戶群評估，結果「令人鼓舞」
官方上限是 10 倍，Tenstorrent 實際量到的是 4 倍；之間的落差出在分母——你起跑時用的是哪一種流程。
開發者與產品團隊該看到什麼
研發副總裁 Paul Cunningham 把話說得直白：業界面對的是「資深工程人才短缺」。晶片複雜度持續攀高，AI 又不斷拉抬晶片需求，人力卻跟不上，自動化於是從選配變成必選。
從中可以讀出兩個訊號。其一，垂直代理的護城河落在工具鏈整合，而非模型能力本身——客戶願意買單，看的是 1,000 次 tapeout 的經驗與驗證平台。其二，當代理滲入高敏感產業，地端推理需求會隨之上升，模型選擇的彈性也正由加分題轉為採購前提。